【资料下载】FIR数字滤波器的FPGA实现研究

第18卷8第3期电子设计工程010荣军建清13(1．东南大学仪器科学与工程学院。江苏南京210096；2．东南大学苏南京210096)摘要：为了研究不同结构的开发平台中，采用行结构以及在果表明，改进串行结构的实现消耗资源少但滤波速度慢，并行结构的实现滤波速度快但消耗资源多，而以滤波速度通常较快且消耗的资源较少。关键词：进的串行结构；并行结构；I 献标识码：A 文章编号：1674一．6236(2010)03—0059IR U I ．10096，Ch／．10096，n to IR on a8 A IR DL on on t of a A on of 0 is is ey IR A 其在数字通信、网络、视频和图像处理等领域。现在的存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入，输出设备。而成为高性能数字信号处理的理想器件。此外，与专用集成电路(比，据单位脉冲响应的不同．数字滤波器主要分为有限脉冲响应(无限脉冲响应(大类。在同样的设计要求下。难以得到线性相位响应，且系统不易稳定；在设计任意幅频特性时。能保证严格的线性相位特性；由于其实现结构主要是非递归的，1此，研究着在字滤波器不同的实现方法所消耗的对滤波器的性能影响也有较大差异。收稿日期：2009件编号：2009070731 n)，数学表达式一1 Ⅳ(n)≈(n)^(n)=∑h(k)x(∑x(